Intel: suivre la loi de Moore devient un défi

La loi de Moore est basée sur une théorie selon laquelle le nombre de transistors pouvant être placés sur du silicium double tous les deux ans, ce qui apporte plus de fonctionnalités sur les puces et fournit des augmentations de vitesse. En utilisant la loi de Moore comme référence, Intel a ajouté plusieurs transistors pendant des décennies tout en réduisant la taille et le coût d'une puce. Les progrès de la fabrication contribuent à rendre les smartphones, tablettes et PC plus rapides et plus efficaces en énergie.

Intel

Cependant, au fur et à mesure que les puces deviennent plus petites, le maintien de la loi de Moore est plus difficile vice-président exécutif et directeur général du groupe de fabrication de technologies d'Intel, lors d'un discours à la conférence Jeffries Global Technology, Media et Telecom cette semaine.

"Est-ce que nous sommes plus près d'une fin qu'il y a cinq ans? Nous sommes persuadés que nous pourrons continuer à fournir les éléments de base qui permettront d'améliorer les appareils électroniques », a déclaré Holt.

La fin de la capacité de l'industrie à réduire la taille des puces est un sujet qui préoccupe tout le monde depuis des décennies, a déclaré Holt, mais a rejeté les arguments des observateurs et des dirigeants de l'industrie selon lesquels la loi de Moore était morte. Holt a dit que certaines prédictions à propos de la loi étaient à courte vue, et que le paradigme continuerait de s'appliquer alors qu'Intel réduit la taille des puces.

Intel

"Je ne suis pas là pour vous dire que je sais ce qui va arriver Dans 10 ans, c'est un espace beaucoup trop compliqué … Au moins pour les prochaines générations, nous sommes convaincus que nous ne verrons pas la fin prochaine », a déclaré Holt, parlant de plusieurs générations de processus de fabrication. établi en 1965 par Gordon Moore, qui a cofondé Intel en 1968 et est finalement devenu PDG en 1975. L'article original sur la loi, publié dans le magazine Electronics en 1965, se concentrait sur l'économie liée au coût par transistor, qui viendrait

"Le fait que maintenant que nous regardons l'avenir, les aspects économiques de la loi de Moore … subissent un stress considérable est probablement approprié parce que c'est fondamentalement ce que vous fournissez. "Holt a dit.

Mais Holt a déclaré que la fabrication les puces plus petites avec plus de fonctionnalités deviennent un défi car les puces pourraient être plus sensibles à une «classe plus large de défauts». Les sensibilités et les variations mineures augmentent, et il faut beaucoup d'attention aux détails.

«Comme nous réduisons les choses, les efforts nécessaires pour les faire fonctionner sont de plus en plus difficiles», a déclaré Holt. "Il y a juste plus d'étapes et chacune de ces étapes nécessite des efforts supplémentaires pour optimiser."

Pour compenser les défis de mise à l'échelle, Intel s'est appuyé sur de nouveaux outils et innovations.

"Qu'est devenue la solution? L'innovation n'est pas seulement une simple mise à l'échelle, car les 20 premières années, mais chaque fois que vous passez par une nouvelle génération, vous devez faire quelque chose ou ajouter quelque chose pour permettre cette mise à l'échelle ou cette amélioration..

Intel

Intel a aujourd'hui la technologie de fabrication la plus avancée de l'industrie et a été la première à implémenter de nombreuses nouvelles usines. Intel a ajouté du silicium contraint sur les processus de 90 nanomètres et 65 nanomètres, ce qui a amélioré les performances des transistors, et a ensuite ajouté du matériau oxyde de grille, également appelé high-k metal gate, aux processus 45 nm et 32 ​​nm. Intel a changé la structure des transistors en une forme 3D sur le processus de 22 nm pour continuer à réduire les puces. Les dernières puces de 22 nm ont des transistors placés les uns sur les autres, ce qui donne un design 3D plutôt que l'un à côté de l'autre, ce qui était le cas dans les technologies de fabrication précédentes.

Intel a fabriqué des puces par le passé, mais au cours des deux dernières années, elle a ouvert ses installations de fabrication pour fabriquer des puces de manière limitée pour des sociétés comme Altera, Achronix, Tabula et Netronome. La semaine dernière, Intel a nommé Brian Krzanich, ancien chef de la fabrication, au poste de PDG, signalant qu'il pourrait tenter de monétiser ses usines en prenant de plus gros contrats de fabrication de puces. Le nom d'Apple a été présenté comme l'un des clients potentiels d'Intel.

Pour Intel, les progrès de la fabrication sont également corrélés aux besoins du marché de l'entreprise. Avec l'affaiblissement du marché des PC, Intel a fait de la sortie des puces Atom à faible consommation d'énergie pour tablettes et smartphones basées sur les technologies de fabrication les plus récentes une priorité. Intel devrait commencer à expédier des puces Atom fabriquées en utilisant le processus 22 nm plus tard cette année, suivi par des puces faites en utilisant le processus de 14 nm l'année prochaine.

Intel a annoncé cette semaine les prochaines puces atomiques 22 nanomètres basées sur un nouveau L'architecture appelée Silvermont sera jusqu'à trois fois plus rapide et cinq fois plus économe en énergie que les prédécesseurs fabriqués en utilisant l'ancien processus 32 nm. Les puces Atom comprennent Bay Trail, qui sera utilisé dans les tablettes plus tard cette année; Avoton pour les serveurs; et Merrifield, attendu l'année prochaine, pour les smartphones. Intel essaie de rattraper ARM, dont les processeurs sont utilisés dans la plupart des smartphones et des tablettes aujourd'hui.

Le processus de réduction de la taille des puces nécessitera beaucoup d'idées, dont beaucoup prennent forme dans la recherche universitaire financée par les fabricants de puces et les associations de l'industrie des semi-conducteurs, a déclaré Holt. Certaines des idées tournent autour de nouvelles structures de transistors et aussi de matériaux pour remplacer le silicium traditionnel.

«La souche est un exemple que nous avons fait dans le passé, mais l'utilisation du germanium au lieu du silicium est certainement une recherche. Aller à III-V fournir des avantages ", a déclaré Holt. "Et puis il y a de nouveaux dispositifs qui sont évalués ainsi que différentes formes d'intégration."

La famille des matériaux III-V comprend de l'arséniure de gallium.

Des recherches sont également en cours chez IBM, qui étudie Processeurs de graphène, nanotubes de carbone et circuits optiques dans les processeurs de silicium

La National Science Foundation du gouvernement américain dirige un projet intitulé «Science and Engineering derrière la loi de Moore» et finance des recherches sur la fabrication, les nanotechnologies, les puces multicœurs et les technologies émergentes.

Intel

Parfois, ne pas faire des changements immédiats est une bonne idée, a déclaré Holt, en soulignant la transition 1 d'Intel à l'interconnexion en cuivre sur le processus de 180 nm. Intel était un précurseur du cuivre, ce qui, selon Holt, était la bonne décision à ce moment-là.

«Ce matériel n'était pas encore assez mature à ce moment-là. ajoutant qu'Intel a également tardé à passer à la lithographie par immersion, ce qui a permis à l'entreprise d'économiser des millions de dollars américains.

Au moment où Intel passait à la lithographie par immersion, la transition se déroulait sans heurts. pour les fabricants de puces, il s'agit de plaquettes de 450 mm, ce qui permettra de produire plus de puces dans les usines à moindre coût. Intel en Juillet l'année dernière a investi 2,1 milliards de dollars dans ASML, un fabricant d'outils, pour permettre des circuits plus petits et de plus grandes plaquettes. Suivant l'exemple d'Intel, TSMC (Taiwan Semiconductor Manufacturing Co.) et Samsung ont également investi dans ASML. Certains des clients de TSMC comprennent Qualcomm et Nvidia, qui conçoivent des puces basées sur des processeurs ARM.

L'investissement d'Intel dans ASML était également lié au développement d'outils pour la mise en œuvre de la technologie EUV (extrême ultraviolet). silicium. EUV réduit la plage de longueurs d'onde nécessaire pour transférer les schémas de circuit sur le silicium en utilisant des masques. Cela permet la création d'images plus fines sur des plaquettes, et les puces peuvent transporter plus de transistors. La technologie est considérée comme critique pour la continuation de la loi de Moore.

Holt ne pouvait pas prédire quand Intel passerait à des tranches de 450 millimètres, et espérait que cela arriverait d'ici la fin de la décennie. EUV s'est révélé difficile, a-t-il dit, ajoutant qu'il y a des problèmes d'ingénierie à résoudre avant sa mise en œuvre.

Néanmoins, Holt était confiant quant à la capacité d'Intel à réduire ses concurrents et à rester en tête des rivaux comme TSMC et GlobalFoundries, qui tentent de rattraper leur retard sur la fabrication avec la mise en œuvre de transistors 3D dans leurs processus respectifs 16 nm et 14 nm. an. Mais Intel avance à la deuxième génération de transistors 3D et contrairement à ses rivaux, rétrécissant également le transistor, ce qui lui donnera un avantage de fabrication.

Parlant des rivaux d'Intel, Holt a déclaré: «Depuis qu'ils ont été assez honnêtes et ouverts, vont mettre en pause la mise à l'échelle de la zone, ils ne vont pas connaître d'économies de coûts.Nous allons continuer à avoir un avantage substantiel dans la performance des transistors. "